[smartPC사랑=이철호 기자] SK하이닉스가 세계 최초로 JEDEC(국제반도체표준협의기구) 규격을 적용한 DDR5 D램을 개발했다고 발표했다. 새로운 DDR5 D램은 오는 2020년부터 양산에 들어갈 예정이다.
DDR5는 DDR4를 잇는 차세대 D램 표준규격으로 빅데이터, 인공지능, 머신러닝 등 차세대 시스템에 최적화된 초고속, 저전력, 고용량 제품이다.
2세대 10나노급(1y) 미세공정이 적용된 DDR5 D램은 이전 세대인 DDR4 대비 동작 전압이 기존 1.2V에서 1.1V로 낮아져, 전력 소비량이 30% 감축됐다. 전송 속도도 3200Mbps에서 5200Mbps로 1.6배 가량 향상됐다. 이는 FHD급 영화(3.7GB) 11편에 해당되는 41.6GB의 데이터를 1초에 처리할 수 있는 수준이다.
<D램 표준 규격별 특징>
| DDR5 | DDR4 | DDR3 | DDR2 | DDR | |
| 데이터전송속도(Mbps) | 3200~6400 | 1600~3200 | 800~1600 | 400~800 | 200~400 |
| 동작전압(V) | 1.1V | 1.2V | 1.5/1.35V | 1.8V | 2.5V |
| 지원용량 | 8GB~32GB | 4GB~16GB | 512MB~4GB | 128MB~2GB | 64MB~1GB |
| 업계 출시년도 | 2020(예상) | 2013 | 2008 | 2004 | 2001 |
새로운 DDR5 D램은 JEDEC DDR5 표준에 맞춰 데이터를 저장하는 셀 영역의 단위 관리 구역을 16개에서 32개로 확장했고 한 번에 처리하는 데이터의 수도 8개에서 16개로 늘렸다. 또한, 칩 내부에 오류정정 회로(Error Correcting Code)를 내장하고 있어, 고용량 시스템의 신뢰성을 획기적으로 높일 것으로 SK하이닉스는 기대했다.
초고속 동작 특성을 확보하기 위한 기술들도 적용됐다. D램의 읽기/쓰기 회로를 최적의 상태로 조정하는 고속 트레이닝 기술(high speed training scheme), 전송 잡음을 제거하는 DFE(Decision Feedback Equalization), 명령어 및 데이터 처리를 병렬화하기 위한 4페이즈 클로킹(4phase clocking) 기술이 탑재됐다.
또한, 읽기 데이터의 왜곡이나 잡음을 최소화하기 위한 저잡음/고성능 DLL(Delay locked loop) 및 DCC(Duty Cycle Correction) 회로 등도 채용돼 DDR4 대비 데이터 처리 속도가 크게 개선됐다.
SK하이닉스 D램 개발사업 VPD담당 조주환 상무는 “세계 최초로 JEDEC 표준 규격의 DDR5 D램 제품을 만든 기술 경쟁력을 기반으로, DDR5 시장이 열리는 2020년부터 본격 양산을 개시해 고객 수요에 적극 대응할 계획이다”라고 말했다.
